专门的芯片可以帮助智能摄像机LeapFrog PC主机系统

机器视觉市场归功于微处理器的开发和扩散成功。如今，电子设计自动化（EDA）计划和半导体制造设备的进步大大扩展了机器视觉系统设计师的选项，尤其是探索智能相机市场。

超越x86
自从微处理器问世以来，半导体行业就一直在开发一系列专门的芯片，当涉及到特定功能时，这些芯片可以恭维或击败通用的CISC、RISC和基于x86的微处理器架构。数字信号处理器(dsp)是最引人注目的。

虽然通用微处理器也可以执行DSP功能，但具有浮点计算单元和并联累加器/乘数的DSP比微处理器更快地执行这些类型的计算，同时消耗更少的能量并产生更少的热量，对于小型的两个关键设计考虑因子智能相机机视觉市场。

'我们在下一代平台上工作，除了基于Wintel的P和E系列智能摄像机，'Matrox Imaging（Dorval，Canada）的产品经理Fabio Perelli解释说明。“虽然细节是专有的，但目标很简单：下一个平台需要更多的计算能力，更快的网络，较小的足迹，比今天的智能相机消耗更少的功率。”

存在的其他架构可以多于微处理器和DSP，例如应用特定的集成电路（ASIC），旨在解决独特的计算要求。然而，“ASICS对于机器视觉市场仍然太昂贵”，“Matrox映像的Perelli”，“但是你可以用FPGA [现场可编程门阵列]这么多。”

Perelli继续说，智能摄像机市场可以从图像处理子卡和FPGA的图像加工时，首先用于增加高端框架抓取性的性能。“对于点对点类型操作，过滤器和带查找表[LUTS]的失真校正，FPGA是做具体操作的好方法。然而，问题可以留下，这是FPGA的编程并不容易，并采取良好的软件工具正确执行。“

多核:太多永远不够
如DSP的浮点功率所示，以及FPGA用于特定操作的FPGA的快速计算，机器愿景受益于开发特定微处理器的专用芯片，更好，更快，更便宜。由于这些专业的芯片找到了更多的应用程序 - 由于FPGA在过去7年左右的情况下，它们变得不那么昂贵，通过软件和硬件更好地支持，对辅助技术的辅助消费者更具吸引力，如机器视觉。

正如在最近一篇关于3D成像的文章中简要提到的，智能立体相机制造商TYZX (Menlo Park, California)将低端微处理器的能力与FPGA和ASIC相结合。G2嵌入式视觉系统(Embedded Vision System)是基于powerpc的Linux操作系统。在组件级，G2由一个嵌入式PowerPC芯片(666mhz AMCC 440GX)组成，连接到两个成像仪，一个TYZX DeepSea II立体声处理器，以及使用FPGA的一些内存。这种基本配置被设计得非常灵活——任何组件都可以通过FPGA配置配置为与任何其他组件通信。为FPGA实现一个新的配置，原则上是一项简单的任务，可能需要数周或数月的努力。因此，在设计G2时，考虑到特定的数据流架构/ FPGA配置，允许在课程粒度级别上重新配置各种组件。这种方法允许系统应用于不同的任务，而无需修改FPGA中的固件。

G2的数据流是类似于旨在执行愿景任务的任何计算机的广义版本：在逐帧基础上，CPU可以访问输入图像。左右纠正的源图像可以在PowerPC上DMAED进入主存储器。在主体上，此数据足以执行任何视觉或基于立体声的任务。然而，单独计算帧速率的立体深度的成本将遍布嵌入式PowerPC。To perform real-time 3D vision tasks, the PowerPC has access to several other input image sources on each frame: a range image, a foreground image, and a ‘‘ProjectionSpace’‘ image computed directly by hardware as the pixels are input from the imagers. This hardware acceleration is key to real time performance in an embedded 3D vision system.

防御和安全驱动图像处理
在最近的防御和安全会议上，两家公司展示了新的计算设计，可以显着地将图像处理更接近人类大脑操作的方式。

人类大脑大约有1012个可以处理和存储信息的神经元，加上1015个用于连接神经元的突触，创造了一个大规模的并行处理架构。相比之下，在今天的微处理器中，由几百个I/O管道提供服务的1亿个逻辑门，很明显，微处理器要想与人类的CPU相匹敌还有很长的路要走。

Irvine传感器（Costa Mesa，California）最初是通过SBIR Grants开发的，现在正在开发成DARPA的智能相机设计。虽然这一芯片的大部分设计在这一点上由于防御后果而秘密，但Irvine传感器的概念是堆叠FPGA，同时提供机制，以大大增加各种过程单元之间的连接。最终堆栈将形成一个金字塔神经网络，其中下芯片的值向上传递，以更强大，更高级别的图像处理决策。

基于CALTECH的相关开发，使用FPGA模仿视觉皮质，选择了硅脑结构SBIR期II脑仿真的堆叠FPGA方法。3D硅堆叠技术是提供非常短的距离，完全平行的互连性的重要性，使硅大脑能够在消耗不到10瓦的同时实现PETA-OPS性能。

欧文传感器的设计使用薄型和堆叠的集成电路芯片来模拟大脑的高度集成神经电路。这些电路是加权突触阵列（WSAS）终止于连接到其他WSA的神经元。每个芯片中的横杆交换机都能在堆栈内和之间的所有可能的互连。外周堆叠接口与传感器芯片 - 成像光学传感器或其他。类似于脑中线平面的总线和控制平面将两半分离为硅大脑的两半，并提供时钟信号，接地，电源和台间通信。据报道，使用FPGA是重要的，因为可以在不提交资金到昂贵的IC设计和开发的情况下实现许多潜在的定制IC配置。

传统的基于fpga实现大型电子功能的困难在于，先进的fpga每个都有几百个引脚，要在堆栈中获得足够的门计数，需要几个芯片相互连接，从而产生数千个互连。Irvine Sensors新开发的新芯片技术将3det与fpga和现场可编程互连设备(FPIDs)的混合组合，使公司能够在非常灵活的硅脑架构中实现核心处理功能。插入fpid将允许堆栈互连完全可重构。因此，在fpga中形成的处理节点之间，可以在无需任何硬件改变的情况下，按需和动态地实现网格、蝴蝶和crossbar等不同的互连方案。结果堆栈的这种灵活性可以用于快速原型任何数字处理器。

另一个有趣的开发是Ambric AM2000大规模并行处理器阵列（MPPA）。虽然AM2000尚未在相机中设计，但陈旧的商业发展总监Paul Chen解释说，该设计允许具有高可扩展性的5-20倍Ti64x DSP性能。与高端FPGA相比，它以较低的单位成本提供具有2x至5x性能的软件可编程性。该芯片使用具有分布式存储器的小计算处理器数组。每个处理器都异步运行，而全局则所有处理器都通过可编程的“频道”自动同步，即互连它们。当其输出通道已满时，生产者处理器停止，如果其输入通道为空，则消费者处理器会暂停其执行。一旦未经实时操作系统停止停机状态，阻止的处理器会自动恢复其执行。MPPA处理器代码大小通常比DSP的2/3小，并且根据Chen的说法，开发时间是在FPGA上执行相同的1/10至1/20。在1-2天的工具培训之后，软件工程师在设计后，包括结构对象编程设计工具，功能模拟器和多处理器调试器。

今天，使用计算单元阵列的新型微处理器架构正变得越来越普遍和具有成本效益。最近，几家成像公司推出了新的集成电路和摄像头设计，这可能揭示机器视觉行业的未来，从多核到神经网络的下一步，朝着与人类大脑的架构和能力相匹配的方向发展。